日本欲重返“芯片制造霸主”之位 拨款约39亿美元驰援“日版台积

　　日本政府部门批准向有着“日版台积电”称号的日本芯片制造商Rapidus Corp.提供高达5900亿日元的巨额补贴，为其赶超台积电、三星电子等芯片制造领域领导者的雄心提供更多资金。据了解，来自日本的造芯新势力Rapidus成立于2022年，该芯片制造商的成立得到了日本政府的高额财政支持，同时该新锐芯片制造商也得到了一些日本大型公司的鼎力支持，这些公司包括丰田、索尼、NEC、NTT、软银以及电装等日本顶级公司。

　　Rapidus正在与日本顶级的纳米技术和材料领域的研究人员进行合作，以缩小与台积电在最尖端芯片制造技术方面的差距。台积电多年来在全球芯片代工领域中占据着最大份额，仅次于其份额的竞争对手三星电子多年来一直难以赶上，尤其是在5nm以下的先进制程领域份额与台积电差距非常大。

　　据日本经济产业省最新披露的数据，日本政府新批准的补贴中有5,365亿日元将用于为Rapidus Chitose大型工厂的试验生产线安装高端半导体设备、招募来自IBM的顶尖芯片研究人员、缩短周转时间和建立庞大的生产控制系统。

　　进军2nm这一当前最前沿制程领域，意味着需要大批量采购所需的高端半导体设备，比如造芯必须具备的光刻机、刻蚀设备以及薄膜沉积等高端半导体设备，并且2nm制程对于设备有着更高的功率和精准度要求，可能导致在光刻、刻蚀、薄膜沉积、多层互连以及热管理等环节有更高的技术要求，因此有可能需要比常规制程高端得多的制造和测试设备来满足这些要求。

　　比如，对于台积电以及Rapidus正在研发的2nm及以下节点技术而言，阿斯麦high-NA EUV光刻机至关重要。相比于阿斯麦当前生产的标准EUV光刻机，主要区别在于使用了更大的数值孔径，High-NA EUV技术采用0.55 NA镜头，能够实现8nm级别的分辨率，而标准的EUV技术使用0.33 NA的镜头。因此，这种新NA技术能够在晶片上打印更小的特征尺寸，对于2nm及以下芯片的制程技术研发至关重要。

　　剩余的大约535亿日元，Rapidus则计划用于开发媲美台积电的chiplet先进封装技术。随着在硅片上压缩更多晶体管的成本越来越高，chiplet先进封装是一个吸引全球芯片公司关注的领域。在我们所处的“后摩尔时代”，芯片先进制程突破面临极大难度，加之逐渐迈入AI时代以及万物互联趋势愈发明显，多种任务带来的算力需求可能激增，比如深度学习任务、训练/推理、AI驱动的图像渲染、识别等。这些任务对硬件性能要求都非常高，这意味着像PC那样单独集成的CPU或GPU已经无法满足算力需求。

　　因此，Chiplet先进封装应运而生。Chiplet封装技术可以使不同的GPU模块，或者CPU、FPGA、ASIC芯片等在同一个系统中协同工作，最大化地高效调度各类型芯片算力，以提供更大规模的并行计算能力。台积电当前凭借其领先业界的2.5D/3D先进封装吃下市场几乎所有5nm及以下制程高端芯片封装订单，并且先进封装产能远无法满足需求，英伟达H100供不应求正是受限于台积电2.5D级别的 CoWoS封装产能。

　　日本经济产业大臣斋藤健表示，日本三十多年来的经济停滞和国际竞争力逐渐丧失，部分原因是缺乏对芯片在全球科技产业、数字化、脱碳和经济安全领域的重要理解。他强调:“我们可以毫不夸张地说，芯片是这个国家和世界工业的最核心基础。”

　　据了解，日本政府“芯片强国战略”的主要目标是力争到2030年将日本国内的国产芯片销售额增加两倍，达到15万亿日元左右。日本政府力争在2027年，推动政府支持的这家有着“日版台积电”称号的芯片制造商Rapidus能够量产2nm芯片，应用于人工智能、自动驾驶以及量子计算等最前沿领域。此前在东京举行的联合发布会上，AI初创企业Tenstorrent宣布将其AI芯片的部分设计授权给日本政府支持的Rapidus，并将共同设计芯片。Tenstorrent CEO则是大名鼎鼎的硅谷传奇人物、Zen架构之父Jim Keller。